コンテンツに飛ぶ | ナビゲーションに飛ぶ

パーソナルツール

This is SunRain Plone Theme
現在位置: ホーム / news / KEK素核研報告（2020年3月9日）

KEK素核研報告（2020年3月9日）

本グループはつくばと東海両キャンパスで開発拠点を維持している。以下の文章以外に下記のWEBの報告も参照されたい。

https://www2.kek.jp/ipns/ja/report/2020/01-2/

1)エレクトロニクスシステムグループ東海分室

ニュートリノ、COMET、g-2、原子核ハドロン実験に関して幅広く開発連携を行っている。SiTCP10Gbpsが動作し始め、現在評価バージョンを配布中。

2)SOI検出器グループ

コンソーシアムの活動：SOIセンサ技術の産学へ展開とMWPランの維持を目的に立ち上げ、センサ設計講習会を実施や研究会の企画を行っている。次回MPWランは6月からを予定である。
TIAかけはし事業：2件採択されている。”3次元積層半導体量子イメージセンサの調査研究”、”中性子マイクロスコープの実現に向けた調査研究”がそれで研究会等を通じて技術拡散を狙っている。
X線・放射光応用：SOIセンサを放射光や各種X線応用に検出器システムの整備をしている。積分型センサは金沢大と、計数型センサはIHEPと共同でX線応用研究に活用検討中である。
中性子応用：J-PARC等各中性子源を利用した基礎物理研究や物性応用研究にSOI中性子センサが利用できないか調査をはじめた。センサの裏面にボロンを蒸着して中性子センサとし中性子反応からの2次元ヒットマップを得た。
ミュオン応用：g-2実験用ビームモニターとしてSOIセンサを利用する計画で3月下旬にMLFミュオンビームラインで最初のテスト実験を行い基本特性を明らかにする。

3)高集積システムインテグレーション

東海分室と協力し、ア）高耐放射線化R&D イ)高集積高機能化R&D を中心に国内外のグループと協力推進おり下記に一部の内容を記す。これらは放射線科学センターおよび物材機構と連携で獲得した英知を結集した原子力科学技術・人材育成推進事業外部資金、科研費、企業との共同開発および実験プロジェクト資金を含む外部資金によって進められている。

ア）耐放射線耐化R&D

高放射線耐性半導体光検出器の実現のための調査研究

・Grad(~10MGy)でのトランジスタ耐放射線測定1MGyまでは物理学会で発表予定である。

・GHzアンプ、ADC等の耐放射線についても試験中である。ADCに関しては、1MGyでは性能が劣化してないため、現在継続照射中である。

・ダイヤモンドセンサーからの微弱信号を増幅・整形する回路を高放射線耐性を持つトランジスタを用いて設計し、1月にサブミットした。現在評価基板を製作しており、2020/4よりチップ単体、そしてセンサーと接続した試験を開始する予定である。

・TID回復機能検証用TEG　
TIDによるMOSトランジスタの性能劣化を電気的な処理で回復する機能を検証するためにトランジスタTEGを2019/6に試作し、放射線照射前の基礎特性を取得した。現在照射試験中であり、詳細報告は次回行う。

イ)検出器高集積高機能化R&D

・g-2シリコンストリップ検出器用フロントエンドASICの開発

　九州大学と協力してチップ単体の評価を進めており、2020/01に実験グループの要求性能を全て満たすことを確認している。量産チップは来年度初頭にサブミットする予定でいる。

・Belle-II CDC用のASD+ADC ASICの開発

　開発済みの10bit 8チャネル ADCについて、高速データ読出しのためのFPGAを実装した評価ボードを作成し、現行の倍速サンプリングである63.5MS/sでの正常動作と、消費電力を1/8に低減可能であることが確認できた。また、ASD部分について設計を行い、低ノイズ化、高線形化、ダイナミックレンジの拡張などの高性能化、全チャネルDAC搭載、ダブルスレッショルド機能の追加などの高機能化を行ったうえで、消費電力を現行ASICの1/4にする見通しを得た。回路のレイアウトを完了し、2020/1から試作を開始している。2020/4より評価を開始する予定である。

・ATLAS PP-ASICの開発

　PP-ASICはTGC ASD 信号のタイミングアライメント回路であり、32チャンネル, 約1ns分解能、ダイナミックレンジ約50nsを有している。量産品チップの全チャネル測定による歩留まり評価を行い、100チップ中99個の良品が得られ、歩留まり99%を達成した。

・ピコ秒分解能マルチチャネルTDCの開発

　東大VDECとの共同研究で、8ch, 4ピコ秒分解能, 2.56マイクロ秒ダイナミックレンジの時間デジタル変換回路を開発している。1次試作の結果概ね機能は確認できたが、回路不具合のため分解能が数十ピコ秒となっていることが確認された。不具合対策を講じたチップを2020/1に再試作し、2020/4より評価を開始する予定である。

・ADC+SiTCPの開発

　8ch, 10bit, 10MS/sのADCを内蔵し、1Gbps SiTCPを用いてデータ転送が行えるASICの設計試作を完了し、評価ボードを作成した。現在評価中であり、詳細報告は次回行う。