2021.09.01エレクトロニクスシステムグループ報告
エレクトロニクスシステムグループ
本グループはつくばと東海両キャンパスで開発拠点を運営し、連携して 国内外で進行している
プロジェクト用半導体センサー、集積回路、モジュール DAQシステム開発を行っている。
0)Open-It関連(http://openit.kek.jp)
今年度はオンライン授業で計測と制御を開催した。7/26〜7/30：参加者101名、内単位取得希望
者26名、ASICトレーニングコース 9/27〜9/29の予定：参加予定者20名、FPGAトレーニングコ
ース 9/28〜9/29:20名定員に達したため、２回目を11/8〜11/9にKEKで開催
1)エレクトロニクスシステムグループ東海分室
東海分室ではJ-PARC実験向けを中心としてFPGA技術・バックエンドシステムの開発を進めて
いる。COMET 実験のための 8 GeV extinction 測定において 2 種類の FPGA ベースの TDC (既存
および新規開発 firmware)およびデータ収集ソフトウェアの提供を行い、測定を成功させた。
J-PARCで広く利用されているDAQソフトウェアであるDAQ-Middlewareの保守を継続的に行っ
ており、CentOS8に対応したDAQ-Middlewareをリリースした。ビルドアップ工法による高密
度実装が要求されるg-2/EDM実験用のASIC基板を開発した。
2)SOI検出器グループ
将来の高エネルギー実験に向けた半導体崩壊点検出器を海外研究機関と協力して開発中。必要
とされる分解能、放射線耐性、読み出し速度、低消費電力化等の厳しい要求を達成すると共に、
検出器の大面積化、システム化を目指す。今年度は昨年度試作したチップの評価試験を行い目
標の達成度や問題点を明らかにする。
3)高集積システムインテグレーション
東海分室と協力し、ア）高耐放射線化R&D イ)高集積高機能化R&D を中心に国内外のグループ
と協力推進おり下記に一部の内容を記す。今年度新たに獲得した外部資金も含め複数の外部資金
（科研費、企業との共同開発および実験プロジェクト資金を含む外部資金）によって進められ
ている。
ア）耐放射線耐化R&D高放射線耐性半導体検出器の実現のための調査研究
・Grad(~10MGy)でのトランジスタ耐放射線測定
コロナの影響を最小限にしつつ10MGyまでの65nm半導体プロセス評価を行った。更に22nmと
26nmのトランジスタについて開発及び評価中。またSiCとダイヤモンドを用いたトランジスタの
開発も行っている。
・中性子検出器読出しASICの試作
中性子検出器読出し用途として、8chフロントエンドASIC及び2種類のデジタルASICを試作した。
8chフロントエンドASICを8 x 8のアレイ状に配置し、これらから出力されるディスクリ信号512ch
分をデジタルASICにより読み出す構成をとっている。最大4096chまで拡張可能であり、システム
要求に応じてフレキシブルにチャネル数を変更できる。2021年10月以降に評価を開始する予定で
ある。
・シリコンカーバイトピクセル検出器
J-PARCでのミューオンビーム試験において産総研と共同で開発したpn接合型SiCセンサーからの
MIP信号の検出に成功した。また2次元の読み出しASICをスタッドバンプ技術で実装したSiCピク
セル検出器からの信号を確認でき、センサーの微細化への見通しもつけることができたため、今
後はCOMET実験における陽子イクスティンクションモニターやミューオンビームモニターとして
の応用を目指して開発を行う。
イ)検出器高集積高機能化IoT化R&D
・g-2シリコンストリップ検出器用フロントエンドASICの開発
昨年度量産したチップに関して、所望の性能が得られていることが確認できた。今年度では全チッ
プの良品・不良品の選定を行い、センサーと合わせて実機の製作に移行する。
・Belle II シリコンストリップ検出器用フロントエンドASICの開発
狭ピッチのストリップセンサーを読み出すためのフロントエンドASICを試作した。今年度はその
性能評価を実施し、センサーと接続して検出器のプロトタイプを製作する。
・Belle-II CDC信号処理ASIC
フロントエンド信号処理回路とADCを一体化したASICを開発している。このASICは8チャネルの
アナログフロントエンドとADCを持ち、アナログ波形を10bit, 100MS/sで連続的に読み出すことが
可能である。初版のASICは一部不具合があったものの、FIB加工を用いた修正により全機能が正常
に動作していることが確認できた。2021年7月に不具合を修正したASICをサブミットし、この第2
のASICを用いてシステム評価を行っていく予定である。
・ニュートリノ/暗黒物質探索実験用TPC読み出しASICの開発
神戸大学、岩手大学と共同で液体アルゴンTPC(陰イオンマイクロTPC)用にGEMからの信号を読み
出すための汎用性の高いフロントエンドASICの開発を進めており、液体アルゴン温度でもASICが
動作することを確認できた。今後低温試験を重ね、詳細な性能評価を実施する。
・J-PARC実験用シリコンピクセルASICの開発
J-PARC実験での使用を念頭に、スペクトルスコピーとカウンティングの両方の使用目的に対応で
きる汎用性の高いシリコンピクセルASICを昨年度試作し、今年度はその評価を実施する。
・ガス検出器用汎用読み出しASIC
MPGD読み出しをはじめとする汎用用途として、Belle-II CDC信号処理ASICのアナログフロント
エンド部を狭ピッチ化し、32chと多チャンネル化したASICを開発している。初版のASICの評価
を行い、実装した機能がすべて正常に動作することを確認した。デジタル出力信号が高速に応答
するために実装に配慮する必要があることがわかり、今後実装方法の最適化を図る予定である。
・MPPC用汎用読み出しASIC
汎用的なMPPC読出し用途として8chのフロントエンド信号処理回路とADCを一体化したASICの
開発を行っている。1peからの読出しが可能で、SNRは60dB程度となるよう回路パラメータを調
整している。利得や応答速度を可変としており、様々な用途で使用できるようにしている。2021
年7月に初版のASICをサブミットし、2021年10月から評価を開始する予定である。
・TCP-ADC開発
8チャンネルADCの出力を1GbEを通してコンピュータへ送ることが可能な高機能集積回路が完成
し動作を確認した。論文投稿と更なる高速化を検討中である。
ウ）モジュール開発
高輝度LHC-ATLAS実験に向けたミューオン検出器トリガー・読み出しシステムで用いる回路基板
を東大・名古屋大とOpen-Itプロジェクトで開発している。現在、各機関の大学院生や研究者によ
り、3つの開発プロジェクトが進行中である。COMET実験で用いるエレクトロニクス開発の放射
線耐性試験を行い、種々の開発が行われている。